首页 > 拆机刷机 > 正文

通用CPU,ASIC,FPGA和NP网络处理器这四种网络交换机体系结构的详细比较分析 使用NP+AS
2015-10-18 15:35:25   来源:   评论:0 点击:

通用CPU,ASIC,FPGA和NP网络处理器这四种网络交换机体系结构的详细比较分析 使用NP+ASIC的体系设计方式是最为完美的选择。使用ASIC芯片高速处理各种传统的业务,如二层交换、三层路由、ACL、QoS以及组播处理

通用CPU,ASIC,FPGA和NP网络处理器这四种网络交换机体系结构的详细比较分析

 
      使用NP+ASIC的体系设计方式是最为完美的选择。使用ASIC芯片高速处理各种传统的业务,如二层交换、三层路由、ACL、QoS以及组播处理等等,满足核心交换机对于交换机处理性能的需求;而利用NP实现各种非传统或未成熟的业务,根据需要灵活支持IPV6、Load Balancing、VPN、NAT、IDS、策略路由、MPLS、防火墙等多种业务功能,满足核心交换机对于业务按需叠加的需求……  
 
多层交换体系结构的引入有效地提高了局域网的速度,对多层交换体系结构排队模型、交换实施和交换结构等方面的了解,可以更深刻地认识到局域网交换机在性能上的提高。 
 
首先明确几个基本概念:
 
排队模型 
 
交换结构是指数据从一个端点到达另一个端点的“高速路”,排队是一种用于控制拥塞的缓冲机制,当交换结构出现拥塞时,会在很大程度上直接影响交换机的性能,所以进行拥塞管理是非常有必要的。在多个端口争用同一个端口时就需要拥塞管理,对信息包进行排队处理。 
排队可以采用动态缓冲区排队或固定缓冲区排队,其中动态缓冲区排队时缓冲区长度为固定增量(如每次64K字节),可以更有效地利用缓冲区资源;而固定缓冲区排序时缓冲区的长度是固定的,这样缓冲区的使用效率不高,但比定制控制器(custom conollers)成本低。 
排队可以在交换结构的输入端口进行,即输入排队,也可在交换结构的输出端口进行,即输出排队。在输入排队时,信息包在进入端口处得到缓冲,最高可将吞吐量减少60%,但会造成线路端阻塞;在输出排队时缓冲区设在输出端口,无线路阻塞,但在流量高峰期间会造成缓冲区溢出。 
 
交换实施 
 
交换实施用来说明交换决策的地点和方式:是在本地还是在中央地点,是最长匹配还是准确匹配。 
交换决策的地点是中央地点时,就是集中交换。集中交换采用集中发送表,针对交换和识别提供集中控制,为达到实施的快速处理,查询由ASIC完成,集中交换可以执行第2层或第3层查询。 
在分布式交换时,交换决策由端口或模块在本地进行,其第2层和第3层表必须实现同步化,以便说明添加、移动或修改。 
交换实施还可分为基于流量的交换和基于转发信息库的交换。基于流量的交换是基于需求的交换,入口包含源地址、目标地址和/或第4层信息,处理的第一个信息包由路径处理器交换,此流中后面的信息包由路径高速缓存交换,流量高速缓存决策在本地和/或中央进行,所有信息包都在第3层交换。 
基于转发信息库的交换是基于拓扑的交换,高速缓存根据路由表而非流量预装来进行。信息包进入路由器无需过程交换,决策支持在本地或中央进行,与交换结构无关。 
 
交换结构 
 
交换结构包括两个层面的内容,其一是总线,其二是共享内存。 
采用单个总线时,FDDI上行链路模块、ATM上行链路模块、以太网交换模块和快速以太网交换模块都连到一个中央结构元素(cenal fabric element)上,每个端口必须为接入仲裁,采用单个总线易于进行广播和多点广播,但容易造成过载。 
采用交叉总线结构时,多条输入总线可实现纵横结构的建立,一般情况下不会造成阻塞。但在进行广播和多点广播时比较复杂,如进行查阅表的转发时。 
交换机内部有一个内存库(memory pool),交换机的各个模块一起来共享这一内存库。其中到内存的交换输入由ASIC管理,交换核心(switching core)执行查阅功能,将目标地址分解到内存中的指针,然后交换信息包。其中缓冲区可以为固定式或动态式,如果体系结构无阻塞,所需缓冲区就可以少一些。
 
处理性能是用户在选择核心交换机时最为关注的一点。同时,由于用户的网络环境纷繁多样,总处在不断的发展和变化之中。如何应对未来的发展和变化?如何应对用户多种不同环境的挑战?这些都对核心交换机灵活支持各种不同的业务提出了挑战,业务按需叠加的能力成为必然,同时,业务的叠加不应影响核心交换机的处理性能,也就是在设计时应该考虑到业务和性能并重的要求。
 
针对这种情况,业内采取了NP+ASIC的设计方式,这种体系结构完美地满足了强大处理能力、业务按需叠加、业务和性能并重的现代核心交换机设计需求,成为目前核心交换机设计中最为重要的发展方向。
 
 
 
交换机的体系结构在很大程度上决定了其处理能力和业务支持能力。目前,业内主要有以下几种常用的技术:
 
1 通用CPU的优点是功能易扩展,理论上可以实现任何网络功能,但缺点是性能低下。所以,在交换机的体系结构设计中,通用CPU一般仅用于网络设备的控制和管理。
 
2 ASIC芯片可以使用硬件方式实现性能极高的多种常用网络功能,单颗芯片就可以实现几百MPPS以上的处理能力。但ASIC芯片一旦开发完毕就很难继续扩展其他应用了,新功能的添加需要芯片研发公司花费较长开发周期。所以,ASIC芯片最合适应用于处理网络中的各种成熟传统功能。
 
3 FPGA是可以反复编程、擦除、使用以及在外围电路不动的情况下用不同软件就可实现不同功能的一种门阵列芯片,可以在一定程度上灵活地扩展业务处理类型。但可惜的是,FPGA由于技术的限制,发展至今其处理能力还是非常有限的(今年6月份业界推出了10G处理能力的FPGA,但还未得到大规模的成熟应用),造成了FPGA无法很好地同时处理多种协议,不能满意地胜任复杂业务扩展。所以,在交换机体系结构中,FPGA一般仅应用于少量简单协议的扩展。
 
4 NP网络处理器内部由若干个微码处理器和若干硬件协处理器组成。近几年,NP技术得到了长足的发展,使得NP保留了ASIC高性能处理数据的特性(2002年业界就出现了10G的NP产品,现在业界还出现了少量的40G处理能力的NP产品)。同时,NP通过众多并行运转的微码处理器,能够通过微码编程进行复杂的多业务扩展。NP技术的不足是网络厂商使用NP进行产品设计时需要投入大量的相关开发人员,各厂家的NP需要统一标准,无法进行开发经验的复制,同时NP的性能和ASIC相比依然还存在一些差距,所以NP网络处理器被应用于高端网络产品复杂的多业务扩展,但并不用于网络传统功能的实现。
 
无疑,通过对几种体系设计技术的分析可以看出,使用NP+ASIC的体系设计方式是最为完美的选择。使用ASIC芯片高速处理各种传统的业务,如二层交换、三层路由、ACL、QoS以及组播处理等等,满足核心交换机对于交换机处理性能的需求;而利用NP实现各种非传统或未成熟的业务,根据需要灵活支持IPV6、Load Balancing、VPN、NAT、IDS、策略路由、MPLS、防火墙等多种业务功能,满足核心交换机对于业务按需叠加的需求;同时NP接近ASIC的高效特性又保障了多业务提供的高性能,依然保持了核心交换机对于强大处理能力的需求

相关热词搜索:网络 体系结构 交换机

上一篇:内存颗粒和模组编号知识
下一篇:四大CPU体系结构:ARM、X86/Atom、MIPS、PowerPC

分享到: 收藏